請(qǐng)選擇投遞簡(jiǎn)歷的方式：
附件簡(jiǎn)歷推薦
點(diǎn)擊上傳簡(jiǎn)歷文件，直接投遞崗位
在線簡(jiǎn)歷
缺少“教育背景”、“工作經(jīng)歷”
1.按照設(shè)計(jì)規(guī)格要求完成數(shù)字電路的架構(gòu)定義以及RTL設(shè)計(jì)；
2.負(fù)責(zé)所設(shè)計(jì)模塊FPGA驗(yàn)證工作；
3.配合驗(yàn)證人員完成模塊驗(yàn)證；
4. 撰寫(xiě)設(shè)計(jì)報(bào)告。
1.碩士及以上學(xué)歷，微電子、電子、通信、計(jì)算機(jī)等相關(guān)專業(yè)；
2.熟悉ASIC設(shè)計(jì)流程，有數(shù)字設(shè)計(jì)EDA工具使用經(jīng)驗(yàn)；
3.熟練使用硬件設(shè)計(jì)語(yǔ)言如System Verilog或Verilog；
4.了解異步電路處理方法、了解常用的低功耗設(shè)計(jì)方法；
5.有較強(qiáng)的學(xué)習(xí)能力、分析能力、溝通能力，有較好的團(tuán)隊(duì)合作精神。
2.負(fù)責(zé)所設(shè)計(jì)模塊FPGA驗(yàn)證工作；
3.配合驗(yàn)證人員完成模塊驗(yàn)證；
4. 撰寫(xiě)設(shè)計(jì)報(bào)告。
1.碩士及以上學(xué)歷，微電子、電子、通信、計(jì)算機(jī)等相關(guān)專業(yè)；
2.熟悉ASIC設(shè)計(jì)流程，有數(shù)字設(shè)計(jì)EDA工具使用經(jīng)驗(yàn)；
3.熟練使用硬件設(shè)計(jì)語(yǔ)言如System Verilog或Verilog；
4.了解異步電路處理方法、了解常用的低功耗設(shè)計(jì)方法；
5.有較強(qiáng)的學(xué)習(xí)能力、分析能力、溝通能力，有較好的團(tuán)隊(duì)合作精神。
職位類別： 集成電路IC設(shè)計(jì)
舉報(bào)
集成電路設(shè)計(jì)工程師職業(yè)大全：
溫馨提示
- 你可能感興趣的職位
- 最近瀏覽記錄
-
12-30k
-
5-8k
-
12-30k
-
25-83.3k
-
20-25k
-
19-22k
-
15-25k
-
15-25k
暫沒(méi)有相關(guān)信息
- 公司規(guī)模：100-499人
- 公司性質(zhì)：0
- 所屬行業(yè)：電力、電氣、自動(dòng)化、熱力、鍋爐、照明、電池、電源、電纜、光電等
- 聯(lián)系人：馮延萍
- 手機(jī)：會(huì)員登錄后才可查看
- 郵箱：會(huì)員登錄后才可查看
- 郵政編碼：
工作地址
- 地址：深圳市福田區(qū) 福田保稅區(qū)檳榔道
