崗位職責(zé) 1.為公司基于RISC-V CPU內(nèi)核的機(jī)器學(xué)習(xí)ASIC芯片設(shè)計(jì)RTL
2.微架構(gòu)及實(shí)現(xiàn)3.能夠在功能性能功率和面積需求之間做出合理權(quán)衡4.參與設(shè)計(jì)和代碼審查5.優(yōu)化芯片的時(shí)鐘及功耗6.為模擬仿真過程中的芯片功能和性能調(diào)試提供支持7.為RTL設(shè)計(jì)編寫計(jì)時(shí)和功耗限制
崗位要求1.電子計(jì)算機(jī)物理數(shù)學(xué)等相關(guān)理工科專業(yè)碩士或博士學(xué)歷2.具備使用System Verilog進(jìn)行RTL設(shè)計(jì)的經(jīng)驗(yàn)3.良好的Python/Perl/Tcl腳本編寫能力4.具備功耗優(yōu)化相關(guān)知識5.對RISC-V指令集CPU體系架構(gòu)存儲器分級體系有所了解將優(yōu)先考慮6.Good knowledge on pipeline design principles7.Preferred with emulation technologies8.英文聽說讀寫能力熟練9.優(yōu)秀的學(xué)習(xí)能力責(zé)任心和團(tuán)隊(duì)協(xié)作能力10.有跨地域cross time zone, 跨語言協(xié)作經(jīng)驗(yàn)的優(yōu)先考慮Junior: 5年以下相關(guān)崗位工作經(jīng)驗(yàn)Senior: 1.5年以上相關(guān)崗位工作經(jīng)驗(yàn)2.有Task leader經(jīng)歷優(yōu)先考慮
2.微架構(gòu)及實(shí)現(xiàn)3.能夠在功能性能功率和面積需求之間做出合理權(quán)衡4.參與設(shè)計(jì)和代碼審查5.優(yōu)化芯片的時(shí)鐘及功耗6.為模擬仿真過程中的芯片功能和性能調(diào)試提供支持7.為RTL設(shè)計(jì)編寫計(jì)時(shí)和功耗限制
崗位要求1.電子計(jì)算機(jī)物理數(shù)學(xué)等相關(guān)理工科專業(yè)碩士或博士學(xué)歷2.具備使用System Verilog進(jìn)行RTL設(shè)計(jì)的經(jīng)驗(yàn)3.良好的Python/Perl/Tcl腳本編寫能力4.具備功耗優(yōu)化相關(guān)知識5.對RISC-V指令集CPU體系架構(gòu)存儲器分級體系有所了解將優(yōu)先考慮6.Good knowledge on pipeline design principles7.Preferred with emulation technologies8.英文聽說讀寫能力熟練9.優(yōu)秀的學(xué)習(xí)能力責(zé)任心和團(tuán)隊(duì)協(xié)作能力10.有跨地域cross time zone, 跨語言協(xié)作經(jīng)驗(yàn)的優(yōu)先考慮Junior: 5年以下相關(guān)崗位工作經(jīng)驗(yàn)Senior: 1.5年以上相關(guān)崗位工作經(jīng)驗(yàn)2.有Task leader經(jīng)歷優(yōu)先考慮
職位類別： 集成電路IC設(shè)計(jì)
舉報(bào)溫馨提示
- 你可能感興趣的職位
- 最近瀏覽記錄
-
12-30k
-
5-8k
-
12-30k
-
6-8k
-
面議
-
面議
-
面議
-
8-15k
暫沒有相關(guān)信息
- 公司規(guī)模：50-99人
- 公司性質(zhì)：0
- 所屬行業(yè)：電力、電氣、自動化、熱力、鍋爐、照明、電池、電源、電纜、光電等
- 聯(lián)系人：曾源
- 手機(jī)：會員登錄后才可查看
- 郵箱：會員登錄后才可查看
- 郵政編碼：
工作地址
- 地址：深圳市前海深港合作區(qū)南山街道夢海大道5188號前海深港青年夢工場北區(qū)14棟501
